ChoixPC + LDLC = cadeau    /    Les sponsors : rôles et fonctionnements

[S'inscrire]  [Aide (FAQ)]  [Rechercher]
[Connexion]  [Posts récents]  [Messages privés]
[Votre profil]  [Vos préférences]  [Sujets déplacés]
[Liste des membres]  [Stats]  [Accueil Site]  [Générateur]
[Accueil Forum] - Datation serveur (UTC+2) : 02:26
Forum ChoixPC » » Archives : matériel PC - dépannage et technologie - » » bus "quad pumped"
Aller directement à la page : ( 1 | 2 )  Bas de page
Rechercher dans ce topic :
Mot clé :       Auteur :
Auteur Sujet : bus "quad pumped"
Favern
''Prince des sockets''


Inscrit: Jun 04, 2001
Messages: 14699
Posté le: 07-03-2002 à 21:09  | N° d'ordre sur la page en cours : 1 / 15 | N° d'ordre sur le topic : 8 / 22
Bonjour Kirin,

Merci pour ta réponse.

Seulement un détail m'embéte un peu je t'avoue:
Tu est d'accord que le quad pumped est utilisé avec de la DDR.

Donc ils utilisent déja le front montant et le front descendant sur un bus de 64bits x 4 avec 100Mhz x 2 . Alors ca ne fais plus 3.2Go mais plutot 6.4Go??
Mais dans les docs on voit que la vitesse est de 3.2Go ?


Au fait pour ce que j'ai un peu avancé dans le dernier message pour le déphasage de Pi avec le rapport cyclique diminué été exact ?



Amicalement et merci de ton aide.

Favern
_________________
o----[::::::::::::::>®L©
ChoixPC+ LDLC =Cadeau


                                 --> Fct Warning : lire la FAQ svp.
BuggyBoy
''Prince des sockets''


Inscrit: Jan 04, 2002
Messages: 18946
Posté le: 07-03-2002 à 21:47  | N° d'ordre sur la page en cours : 2 / 15 | N° d'ordre sur le topic : 9 / 22
Je me souviens avoir vu quelque part que plutôt qu'un déphsage de pi (dont je ne comprends pas le fonctionnement), la capacité DDR serait doublée en utilisant 4 niveaux de voltage au lieu de 2 permettant de passer 2 bits à chaque cycle.

Est ce que ça fait avancer le schimili, shmibili, schibili?


                              --> Fct Warning : lire la FAQ svp.
Favern
''Prince des sockets''


Inscrit: Jun 04, 2001
Messages: 14699
Posté le: 07-03-2002 à 21:54  | N° d'ordre sur la page en cours : 3 / 15 | N° d'ordre sur le topic : 10 / 22
Bonjour,

Oui effectivement c'est trés interressant ca
Tu ne sais pas où tu a lue ca ?

Puisque si ils mettent 4 niveau de voltage, ca permettrait surtout de créer 4 bits par top d'horloge.

Pour l'histoire du déphasage, c'est pas compliqué à comprendre. Pour faire simple, le principe est de créer un retard d'un signal par rapport à un autre d'un angle que l'on appelera Pi. Mais ca passe beaucoup mieux avec des schémas

Favern

_________________
o----[:::::::::::::>®©

[ Ce message a été édité par: Favern le 2002-03-07 21:56 ]


                                 --> Fct Warning : lire la FAQ svp.
BuggyBoy
''Prince des sockets''


Inscrit: Jan 04, 2002
Messages: 18946
Posté le: 07-03-2002 à 22:32  | N° d'ordre sur la page en cours : 4 / 15 | N° d'ordre sur le topic : 11 / 22
En cherchant vite fait les 840 hits de quad pumped, j'ai trouvé ça qui parle un peu des voltages multiples, mais bon, ce n'est pas encore limpide, on peut sans soute trouver mieux, encore qu'il me semble que Rambus ne s'empresse pas de communiquer la dessus

http://www.geek.com/news/geeknews/2001jan/chi20010112003776.htm

http://www.eet.com/story/OEG20000623S0045


                              --> Fct Warning : lire la FAQ svp.
Tian
''Chevalier pourfendeur d'écrans bleus''


Inscrit: Oct 17, 2001
Messages: 7474
De: passage
Posté le: 08-03-2002 à 11:00  | N° d'ordre sur la page en cours : 5 / 15 | N° d'ordre sur le topic : 12 / 22
Salut

Je precise avant toutes choses que je n'ai pas la moindre idee de comment fonctionne le bus quad pumped

Mais la logique synchrone fait partie de mes souvenirs

kirin a deja pas mal explique de choses. Je voulais juste revenir sur cette histoire d'horloge.

Un dephasage de Pi correspond a une demi-periode de decalage. Donc lorsqu'un des deux signaux sera descendant, l'autre sera montant. On n'y gagnerait pas grand chose.

Mais il s'agit de 2 signaux distinct Favern, pas de 2 signaux que l'on ajoute. C'est pour ca que l'on ne va pas obtenir un signal continu qui serait la somme des deux.

Mais le signal dephase de Pi n'apporte rien de nouveau comme information, car il suffit que les composants reagissent sur les fronts montants et descendants pour qu'une seule horloge soit suffisante.

Par contre un dephasage de Pi/2 permet d'obtenir ce que l'on veut, a savoir doubler le nombre de front par cycle d'horloge

Code:

_____ _____
Horloge: | | | |
_____| |_____| |_____

_____ _____ _____
Dephasee de Pi/2: | | | | |
__| |_____| |_____|

Fronts: x x x x x x x x x

Periodes: | |


On se retrouve donc avec 4 fronts par cycle d'horloge.

Il est aussi possible que cela soit fait en jouant sur le rapport cyclique.
_________________
Site d'Aide Informatique de Tian : Articles sur l'informatique en général et GNU/Linux.

Découvrez la CPC MozBar et GCstar, gestionnaire de collection


                                 --> Fct Warning : lire la FAQ svp.
kirin
''Enchanteur de config''


Inscrit: Jun 04, 2001
Messages: 79180
Posté le: 08-03-2002 à 11:10  | N° d'ordre sur la page en cours : 6 / 15 | N° d'ordre sur le topic : 13 / 22
Salut

Quote:
Tu est d'accord que le quad pumped est utilisé avec de la DDR.



non, non le bus quad pumped c pas sur la RDRAM : c en interne du processeur ou peut-être entre le proc et le chipset. Pas en liaison avec la RDRAM il me semble.


> buggyboy : je crois que les niveaux logiques differents seront utilises par la QDR il semble et ne sont pas actuellement implantes dans les ram que ns utilisons. Enfin il me semble



_________________
Cordialement,

Seb, Alias Kirin, Webmestre de ChoixPC
ChoixPC + LDLC = cadeau | Supporter ChoixPC


                                 --> Fct Warning : lire la FAQ svp.
Favern
''Prince des sockets''


Inscrit: Jun 04, 2001
Messages: 14699
Posté le: 08-03-2002 à 18:40  | N° d'ordre sur la page en cours : 7 / 15 | N° d'ordre sur le topic : 14 / 22
Bonjour,

Merci de ta contribution Tian

Quote:

Mais il s'agit de 2 signaux distinct Favern, pas de 2 signaux que l'on ajoute. C'est pour ca que l'on ne va pas obtenir un signal continu qui serait la somme des deux.


Et la somme des 2 fait donc un signal continue normalement. Car si les 2 signaux sont sur un méme fil, et puisque les tensions s'ajoutent normalement on devrait avoir une tension continue ?

Donc si on continue dans cette logicique:
Code:

_____ _____
Horloge: | | | |
_____| |_____| |_____

_____ _____ _____
Dephasee de Pi/2: | | | | |
__| |_____| |_____|

Fronts: x x x x x x x x x

Periodes: | |



Nous allons devoir travailler avec 4 niveau de tension. Car si les tensions sont identique, il sera totalement impossible de faire la différence entre le signal 1 et le signal 2 ?

Car en supposant que la contribution de chaque sinal soit de 5V. On vas ce retrouver avec du 0V, du 5V, et aussi la somme des 2. C'est à dire du 10V.

Donc à mon avis pour faire le déphasage, il faut soit réduire le rapport clyclique de moitié ou alors travailler avec 4 niveau de tension afin de pouvoir faire uns distinction entre les 2 signaux?

Quote:

non, non le bus quad pumped c pas sur la RDRAM : c en interne du processeur ou peut-être entre le proc et le chipset. Pas en liaison avec la RDRAM il me semble.


Tu est sur de ca ?
Regarde cet article:
http://www.hardware.fr/html/news/?date=27-02-2002#4565
Ils parlent bien de quad pumped pour la mémoire non ?
De plus, pourquoi me parle tu de RDRAM ? Apparement ils utilisent le quad pumped avec de la DDR non ?

Merci

Favern
_________________
o----[::::::::::::::>®L©
ChoixPC+ LDLC =Cadeau


                                 --> Fct Warning : lire la FAQ svp.
kkkavern
''Décrypteur de manuels informatiques''


Inscrit: Jan 06, 2002
Messages: 72
Posté le: 09-03-2002 à 00:41  | N° d'ordre sur la page en cours : 8 / 15 | N° d'ordre sur le topic : 15 / 22
Euh... J'y connais pas grand chose en logique synchrone, et encore moins en quad pumped. Mais il me semble que si on a sur un meme fil deux signaux dephases de pi/2, comme le propose Tian, ca donnera bien les 4 tops d'horloge par cycle.
En utilisant les schemas deja faits, et en sommant les deux signaux, on obtiendrait quelque chose comme ca :
......._.........._..........._
......|..|........|..|.........|..|
...._|..|_....._|..|_....._|..|_
..|.........|..|.........|..|........|
_|.........|_|.........|_|.........|_

(Le dessin est pas terrible, mais je pense que c'est comprehensible )
Et donc, avec deux signaux identiques dephases de pi/2, on obtient bien 2 fronts montants et 2 fronts descendants par cycle.
J'espere que je dis pas de connerie !






[ Ce message a été édité par: kkkavern le 2002-03-09 01:16 ]


                              --> Fct Warning : lire la FAQ svp.
Favern
''Prince des sockets''


Inscrit: Jun 04, 2001
Messages: 14699
Posté le: 09-03-2002 à 07:20  | N° d'ordre sur la page en cours : 9 / 15 | N° d'ordre sur le topic : 16 / 22
Bonjour,

Oui, effectivement lorsque l'on fait la somme des 2 on obtient cela.

Mais le probléme c'est qu'il me semble bien que les composants comprennent seulement le passage d'une valeur à une autre.
Et là on à 3 valeurs de tension. Et là je ne suis pas certain que ce soit possible de leur faire aquérir en compte 3 niveau de tension.

Favern
_________________
o----[::::::::::::::>®L©
ChoixPC+ LDLC =Cadeau


                                 --> Fct Warning : lire la FAQ svp.
kkkavern
''Décrypteur de manuels informatiques''


Inscrit: Jan 06, 2002
Messages: 72
Posté le: 09-03-2002 à 10:25  | N° d'ordre sur la page en cours : 10 / 15 | N° d'ordre sur le topic : 17 / 22
J'ai decidement de grosses lacunes en electronique, moi !

                              --> Fct Warning : lire la FAQ svp.
maufida
''En quête de stabilité sur le mont Asus''


Inscrit: Nov 12, 2001
Messages: 211
De: Toulouse
Posté le: 09-03-2002 à 11:12  | N° d'ordre sur la page en cours : 11 / 15 | N° d'ordre sur le topic : 18 / 22
Bonjour,
Possédant également un PC avec ce fameux "bus quad pumped", et n'y tenant plus de curiosité sur ce point, je suis allé sur le site de Dell mais n'ai rien trouvé la dessus. (faut pas réver !!).
Alors, j'ai écris un mail au service technique de Dell pour leur demander ce que c'était et comment ça marchait.
Cela va aussi être un bon test pour savoir s'ils s'interessent aux questions de leurs clients.Je ne manquerai pas de vous faire part de leur réponse éventuelle.(surtout que je risque de ne pas tout comprendre.


                           --> Fct Warning : lire la FAQ svp.
Tian
''Chevalier pourfendeur d'écrans bleus''


Inscrit: Oct 17, 2001
Messages: 7474
De: passage
Posté le: 11-03-2002 à 11:34  | N° d'ordre sur la page en cours : 12 / 15 | N° d'ordre sur le topic : 19 / 22
Salut

En fait il ne faut pas ajouter les 2 horloges. Si il y en a bien 2 presentes comme cela, elles sont sur des fils differents. Ou une seule arrive sur le composant et il se genere l'autre en interne.
_________________
Site d'Aide Informatique de Tian : Articles sur l'informatique en général et GNU/Linux.

Découvrez la CPC MozBar et GCstar, gestionnaire de collection


                                 --> Fct Warning : lire la FAQ svp.
kirin
''Enchanteur de config''


Inscrit: Jun 04, 2001
Messages: 79180
Posté le: 11-03-2002 à 21:15  | N° d'ordre sur la page en cours : 13 / 15 | N° d'ordre sur le topic : 20 / 22
Salut Favern,


Quote:
Tu est sur de ca ?
Regarde cet article:
http://www.hardware.fr/html/news/?date=27-02-2002#4565
Ils parlent bien de quad pumped pour la mémoire non ?



Pas exactement ils disent :

le MCH supportera un bus 100/133 MHz Quad Pumped,

or ce MCH est il me semble la communication entre le proc et le chipset


Quote:

De plus, pourquoi me parle tu de RDRAM ? Apparement ils utilisent le quad pumped avec de la DDR non ?



Affirmatif : puisque le bus quad pumped est interne et entre le chipset et le proc (si je ne me trompe pas ) le i845 (SDRAM) comme le i845D (DDRSDRAM) et enfin le i850 (RDRAM) : tous en sont equipes et l'exploitent j'imagine.



Amicalement

Seb

[ Ce message a été édité par: kirin le 2002-03-11 21:15 ]


                                 --> Fct Warning : lire la FAQ svp.
Favern
''Prince des sockets''


Inscrit: Jun 04, 2001
Messages: 14699
Posté le: 12-03-2002 à 21:55  | N° d'ordre sur la page en cours : 14 / 15 | N° d'ordre sur le topic : 21 / 22
Bonjour,

J'ai mit un peu de temps à te répondre, car je voulais étre sur que j'avais bien comprit en prenant un peu de recul.... Et c'est parfait là pour moi

Merci beaucoup Sebastien pour toutes ces explications

Amicalement

Favern


                                 --> Fct Warning : lire la FAQ svp.
maufida
''En quête de stabilité sur le mont Asus''


Inscrit: Nov 12, 2001
Messages: 211
De: Toulouse
Posté le: 26-03-2002 à 21:17  | N° d'ordre sur la page en cours : 15 / 15 | N° d'ordre sur le topic : 22 / 22
Bonsoir,
Réponse de Dell à ma question :
"The new system bus on the Pentium 4 processor supports a "source-synchronous," "quad-pumped" bus. Source synchronous (also referred to as "clock-forwarded") refers to the ability to propagate the clock or strobe with the data, a requirement for exceeding 200 MHz on the frontside bus. Quad-pumped refers to the ability to transfer four data values per clock. The new system bus is designed to operate with a base clock of 100 MHz; thus, the quad pump produces 400 megatransfers/sec. This increases the bandwidth of the 64-bit system bus to 3.2 GB/sec (compared to 1.0 GB/sec on the Pentium III processor)."
_________________
Longue vie au forum CPC !


                           --> Fct Warning : lire la FAQ svp.
Forum ChoixPC » » Archives : matériel PC - dépannage et technologie - » » bus "quad pumped" Haut de page | Posts récents

Aller directement à la page : ( 1 | 2 )